#3D DRAM
•

三星3D DRAM全面突破：16層垂直堆疊，GAA、水平電容、PoC成三大核心

🔷從平面微縮到垂直堆疊，三星重構下一代DRAM Cell架構 🔷16層VS-DRAM實現晶片級讀寫，劍指10nm以下Scaling 最近在梳理下一代DRAM技術路線時，小編髮現，DRAM正在迎來一次從“二維微縮”走向“三維堆疊”的重要轉折。隨著Cell尺寸不斷縮小，傳統DRAM已經開始面臨儲存電容下降、字線電阻上升以及短溝道效應等一系列Scaling瓶頸，單純依靠XY方向繼續縮小，空間已經越來越有限。 三星給出了一條非常值得關注的新路線——Vertically Stacked DRAM（VS-DRAM）。三星不再只是繼續壓縮平面尺寸，而是開始向Z軸要空間，並展示了16層垂直堆疊DRAM：通過水平電容（Horizontal CAP）、GAA單元電晶體、Peri-on-Cell（PoC）鍵合以及TSDV垂直互連，重新建構DRAM的Cell與外圍電路。更關鍵的是，三星已經完成16層VS-DRAM的晶片級讀寫驗證，並將其視為延續10nm以下DRAM Scaling的潛在技術路線。
三星3D DRAM全面突破：16層垂直堆疊，GAA、水平電容、PoC成三大核心
科技#三星#3D DRAM#DRAM
•

DRAM的下一個十年，要“站起來”

2026年9月的第一周，兩則新聞讓整個記憶體晶片行業為之一振。 01 3D DRAM，巨頭角力 AMD近日在內部技術研討會上披露了一項令人振奮的實驗資料：基於混合鍵合（Hybrid Bonding）技術的3D DRAM架構，其能效相比傳統HBM堆疊最高可提升17倍。這意味著在相同功耗下，資料傳輸效率可實現數量級的飛躍。
DRAM的下一個十年，要“站起來”
科技#3D DRAM#半導體技術#摩爾定律
•

TEL 展望未來十年的晶圓鍵合：3D 晶片正從"兩片拼"走向"四片疊"

半導體裝置巨頭東京電子（TEL）在 2026 年 9 月 2 日的投資者路演中，披露了一份晶圓鍵合（Wafer Bonder）技術路線圖。未來十年，3D 晶片的發展方向已經很清楚，鍵合的晶圓數量要變多，對準精度要更嚴，晶圓翹曲和畸變是必須解決的兩大難題。 從兩片到四片，鍵合越來越複雜 路線圖包含Logic、NAND 快閃記憶體和 DRAM 三大產品線，時間延續到十年後。最顯眼的變化在邏輯晶片： 2025–2026 年前後，主要仍是單片或兩片晶圓等級的鍵合應用；
TEL 展望未來十年的晶圓鍵合：3D 晶片正從"兩片拼"走向"四片疊"
科技#TEL#東京電子#3D IC
•

DRAM的下一個十年，要“站起來”

2026年9月的第一周，兩則新聞讓整個記憶體晶片行業為之一振。 01. 3D DRAM，巨頭角力 AMD近日在內部技術研討會上披露了一項令人振奮的實驗資料：基於混合鍵合（Hybrid Bonding）技術的3D DRAM架構，其能效相比傳統HBM堆疊最高可提升17倍。這意味著在相同功耗下，資料傳輸效率可實現數量級的飛躍。 傳統HBM雖然通過TSV矽通孔將DRAM晶片垂直堆疊，但晶片之間仍依賴微凸塊進行連接。這些微小的焊料球在連接時會產生物理間隙，必須用液態塑料填充物填充，這帶來了寄生電阻、限制連接密度，並阻礙熱量散發等問題。
DRAM的下一個十年，要“站起來”
科技#3D DRAM#記憶體晶片#AMD
•

中國國產半導體裝置重大突破！3D DRAM刻蝕宣佈突破：沒有EUV也能造先進記憶體

中國半導體裝置龍頭北方華創近日在IEEE期刊發表學術論文，宣佈在3D DRAM製造工藝上取得重大技術突破。 該公司開發出一種創新的兩步循環刻蝕工藝，有望幫助長鑫記憶體繞過EUV光刻機封鎖，推進3D DRAM自主量產。 3D DRAM被視為DRAM技術演進的下一階段，其核心理念是將電晶體從傳統的二維平面微縮轉向三維垂直堆疊，通過層層堆疊電晶體來提高記憶體單元密度。 在西方對華EUV光刻機出口管制持續收緊的背景下，這一技術路線為中國記憶體晶片產業開闢了一條避開光刻壁壘的新路徑。
中國國產半導體裝置重大突破！3D DRAM刻蝕宣佈突破：沒有EUV也能造先進記憶體
科技#3D DRAM#北方華創#長鑫記憶體
•

長鑫DRAM材料大突破！

中國記憶體儲巨頭長鑫記憶體（CXMT）作為DRAM行業的後來者，正在快速縮小與行業龍頭之間的技術差距。 據報導，該公司已成功將過去主要由領先記憶體廠商掌握的高介電常數（High-k）介電材料應用於最新一代DRAM產品，並進入量產階段。 作為回應，三星電子和SK海力士正在加速研發4F²和3D DRAM等下一代架構，以保持自身的技術領先地位。 TechInsights高級副總裁Jeongdong Choi於27日在一場記憶體行業趨勢網路研討會上，介紹了先進DRAM技術的最新發展路線圖。
長鑫DRAM材料大突破！
科技#長鑫存儲#DRAM#3D DRAM
•

應用材料2026技術路線圖：GAA、BSPDN、3D DRAM、Hybrid Bonding四大技術全面升級！

🔷AI推動先進邏輯、DRAM與先進封裝邁向新拐點 🔷材料工程重塑2nm及後摩爾時代半導體製造版圖 AI算力的爆發，正在把半導體製造推向一個全新的技術拐點。過去我們談先進製程，更多關注EUV光刻和電晶體微縮，但進入2nm及後摩爾時代後，真正決定晶片性能的變數正在迅速增加。 今天，小編就結合應用材料（Applied Materials）這份資料，帶大家看看AI時代半導體裝置正在發生怎樣的變化。從GAA、BSPDN（背面供電），到HBM、3D DRAM、Hybrid Bonding，再到Mo先進互連，一系列新架構正在推動沉積、刻蝕、材料處理與量檢測技術全面升級。可以說，隨著AI晶片越來越複雜，一場圍繞材料工程與先進裝置的新一輪技術升級已經開啟。
應用材料2026技術路線圖：GAA、BSPDN、3D DRAM、Hybrid Bonding四大技術全面升級！
科技#應用材料#GAA#BSPDN
•

何方神聖？初創公司d-Matrix公佈“Raptor”3D DRAM，百T級頻寬，功率僅HBM一成

記憶體直接疊在邏輯晶片上 最近在舉行Hot Chips 2026 大會，這是IEEE電氣與電子工程師協會每年舉辦的半導體行業頂級學術會議之一，與 ISSCC 並列為微處理器晶片設計領域最重要的會議。 今年的大會首日聚焦記憶體、HBM 與先進封裝技術，後兩日則覆蓋 CPU、GPU 及各類 AI 加速器的最新進展。包括輝達、AMD、英特爾、IBM、Google、微軟及 OpenAI 在內的行業巨頭均將登場進行技術分享。 本文主角AI 晶片初創公司 d-Matrix 公佈了一項名為“Raptor”的 3D DRAM 技術方案。該方案通過將計算邏輯晶片直接堆疊在 DRAM 之上，實現了接近 SRAM 的超高頻寬，同時功耗僅為傳統 HBM 的十分之一左右。
何方神聖？初創公司d-Matrix公佈“Raptor”3D DRAM，百T級頻寬，功率僅HBM一成
科技#d-Matrix#3D DRAM#HBM